Introdução
Na indústria de fabricação de PCBA, os testes pré{0}}embarque são o ponto de verificação crítico para manter os padrões de qualidade. No entanto, mesmo depois de passar por diversas rodadas de inspeção, muitos produtos eletrônicos complexos ainda apresentam problemas sérios,-como falhas ocasionais do sistema e distorção do sinal-quando chegam ao cliente. Olhando para a lógica subjacente, muitas vezes isso não se deve à linha de produção SMT insuficientemente avançadaequipamento de teste, mas sim uma falta de Design for Testability (DFT) durante a fase de projeto do circuito, o que deixa um grande número de traços de circuito e componentes nos pontos cegos do equipamento de teste. Para maximizar a cobertura dos testes, o projeto DFT deve ser estabelecido como um padrão obrigatório no início do processo de P&D para interceptar completamente defeitos de fabricação ocultos antes do envio.
Desconstruindo a Cobertura de Testes: A Matriz Física das Tecnologias de Inspeção Multidimensional
A qualidade dos testes de PCBA não pode ser avaliada apenas pelos resultados de um único equipamento; em vez disso, requer uma combinação-baseada em matriz das faixas de cobertura fornecidas por diferentes métodos de inspeção. A cadeia de inspeção principal para a fabricação de PCBA consiste emInspeção Óptica Automatizada (AOI), Inspeção automatizada-de raios X (AXI), em-testes de circuito (ICT) e testes funcionais (FCT). AOI e AXI concentram-se nas características de aparência física, capazes de detectar mais de 95% de desalinhamento de componentes, deficiência de solda, pontes de solda e vazios internos em BGAs em nível geométrico. A TIC, por outro lado, usa sondas físicas para entrar em contato com pontos de teste, medindo quantitativamente erros de parâmetros elétricos em componentes como resistores, capacitores e indutores, e detectando defeitos de-circuito aberto e-de curto-circuito. A FCT simula o ambiente operacional-do usuário final para realizar verificação funcional dinâmica de toda a placa por meio de testes de entrada e saída. O objetivo principal do projeto DFT é garantir que os equipamentos ICT e FCT possam adquirir sinais de nós críticos sem impedimentos, colocando estrategicamente pontos de teste durante os estágios de esquema e layout de PCB, maximizando assim a cobertura de teste abrangente para mais de 98%.
Especificações rígidas de DFT no nível de PCB: controle preciso dos parâmetros físicos do ponto de teste
Os pontos de teste servem como ponte física conectando os instrumentos de teste aos circuitos internos do PCBA. Durante a fase de layout da PCB, as dimensões, o espaçamento e a distribuição dos pontos de teste determinam diretamente a dificuldade de fabricação dos acessórios de base de pinos e a estabilidade dos testes nas etapas subsequentes de fabricação. Durante as revisões DFM/DFT, os engenheiros de processo devem estabelecer restrições físicas rigorosas para os pontos de teste. Pelo menos um ponto de teste deve ser reservado para cada rede independente. O diâmetro da almofada de teste deve ser mantido entre 0,8 mm e 1,0 mm. As almofadas muito pequenas podem fazer com que o centro se desloque quando a ponta de prova é pressionada, levando a falsos positivos frequentes. O espaçamento-a{10}}de centro entre pontos de teste adjacentes deve ser de pelo menos 1,27 mm (50 mil). Se um espaçamento de 1,0 mm (40 mil) for inevitável, devem ser adquiridas microssondas caras e frágeis, o que aumenta significativamente os custos de ferramentas e reduz a durabilidade. Além disso, os pontos de teste devem estar 100% concentrados na parte traseira da PCB para evitar a necessidade de fixações de-pinos-de dupla face, simplificando assim a estrutura mecânica e minimizando o estresse mecânico durante cada ciclo de teste.
Tecnologia de verificação de limites: superando zonas mortas ocultas em chips de alta-densidade
Com a ampla adoção de componentes miniaturizados e com vários-pinos, como BGAs, QFNs e PoPs (embalagens empilhadas), os pinos centrais na parte inferior dos chips há muito são inacessíveis às sondas físicas. Nesses casos, a tecnologia de varredura de limite (JTAG) baseada no padrão IEEE 1149.1 tornou-se uma ferramenta indispensável no projeto de DFT. Durante a fase de projeto esquemático, o pessoal de P&D deve selecionar chips digitais que suportem a funcionalidade de varredura de limites (como CPUs-de última geração, FPGAs e DSPs). Ao incorporar unidades de registro de deslocamento ao longo das bordas internas do chip, a interface JTAG padrão (compreendendo cinco linhas de sinal: TCK, TMS, TDI, TDO e TRST) é roteada para um conector de teste na borda do PCB. Na estação ICT, após a conclusão da fabricação do PCBA, o testador não precisa usar sondas físicas para entrar em contato com as centenas de bolas de solda densamente compactadas na parte inferior do chip. Em vez disso, ao injetar vetores de teste seriais através da interface JTAG, ele pode ler os estados lógicos de cada pino ao contrário. Esta tecnologia pode detectar 100% de juntas de solda fria e pontes microscópicas na parte inferior dos BGAs, bem como danos lógicos internos no chip, superando completamente as limitações de espaço físico dos testes tradicionais.
Design colaborativo FCT de hardware-software: melhorando a precisão do diagnóstico e o fluxo de dados completo-de circuito fechado
O teste funcional (FCT) serve como a linha final de defesa para verificar se um PCBA está totalmente operacional. O projeto DFT neste estágio requer uma colaboração profunda entre a arquitetura de software e as interfaces de hardware. No lado do hardware, o projeto DFT exige que caminhos críticos-como trilhos de alimentação centrais (por exemplo, 1,2 V, 3,3 V, 5 V), fontes de relógio e pinos de redefinição do microprocessador-sejam exibidos por meio de cabeçalhos de pinos ou vias cegas de teste para facilitar o monitoramento dinâmico de corrente e forma de onda pelo dispositivo FCT. No lado do software, os engenheiros de firmware devem incorporar modos de teste dedicados e algoritmos de auto{9}teste no código do MCU ou do sistema operacional. Quando o produto é conectado à bancada de testes FCT, o software de teste envia comandos específicos por meio de uma porta serial, barramento CAN ou Ethernet, solicitando que a placa ative sequencialmente cada módulo periférico para comunicação em circuito-fechado. Caso ocorra perda de pacotes de dados ou desvio de frequência, o sistema pode relatar com precisão o código de falha específico e o número de peça do componente correspondente em 0,5 segundos, marcando um salto no controle de qualidade de apenas "saber que a placa está com defeito" para "identificar com precisão qual componente está danificado".
Incorporar o design DFT no próprio DNA do desenvolvimento de produtos é o caminho inevitável para a fabricação de PCBA alcançar uma produção enxuta e avançar em direção à entrega com zero-defeitos.
Fatos rápidos sobre NeoDen
- Fundada em 2010, 200 + funcionários, 27000+ m². fábrica.
- Produtos NeoDen: Máquinas PnP de diferentes séries, NeoDen YY1, NeoDen4, NeoDen5, NeoDen K1830, NeoDen9, NeoDen N10P. O Forno de Refluxo Série IN, assim como a Linha SMT completa inclui todos os equipamentos SMT necessários.
- 10000+ clientes de sucesso em todo o mundo.
- 40+ Agentes globais cobertos na Ásia, Europa, América, Oceania e África.
- Centro de P&D: 3 departamentos de P&D com 25+ engenheiros profissionais de P&D.
- Listado na CE e obtido 70+ patentes.
- 30+ engenheiros de controle de qualidade e suporte técnico, 15+ vendas internacionais seniores, para resposta oportuna ao cliente em 8 horas e soluções profissionais fornecidas em 24 horas.